(전자계산기 구조) 순서 논리 회로

순서 논리 회로

• 논리 게이트 외에 메모리 요소와 귀환(feedback) 기능을 포함
• 출력은 현재 상태의 입력 상태와 전 상태에 의해 결정되며 회로의 동작은 내부 상태와 입력들의 시간 순차에 의해 결정
• 출력은 입력 상태와 메모리 요소들의 상태에 따라 값이 결정되므로 언제나 일정한 값을 갖지 않음
• 플립플롭, 패리티 발생기 등

플립플롭

• 전원이 공급되고 있는 한, 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 그대로 유지하는 논리회로
• 플립플롭 1개가 1Bit를 구성하는 2진 셀이 됨
• 반도체 기억장치에서 2진수 1자리값을 기억하는 메모리 소자
• 레지스터를 구성하는 기본 소자
• 기본적으로 2개의 NAND 또는 NOR 게이트를 이용하여 구성
• RS

1. 플립플롭의 기본으로, S와 R선의 입력을 조절하여 임의의 Bit 값을 그대로 유지시키거나, 무조건 0또는 1의 값을 기억

• JK

1. RS FF에서 S=R=1일 때 동작되지 않는 결점을 보완
2. RS FF의 입력선 S와 R을 JK FF의 입력선 J와 K로 사용
3. 모든 플립플롭의 기능을 포함

• D

1. RS FF의 R선에 인버터를 추가하여 S선과 하나로 묶어서 입력선을 하나만 구성한 플립플롭
2. 입력하는 값을 그대로 저장하는 기능

• T

1. JK FF의 두입력선을 묶어서 한 개의 입력선으로 구성
2. T=0인 경우는 변화가 없고, T=1인 경우에 현재의 상태를 토글 시킴, 즉 원 상태와 보수 상태의 2가지 상태로만 서로 전환됨

• 마스터- 슬레이브(M/S)

1. 출력 측의 일부가 입력 측에 궤환(feedback)되어 유발되는 레이스 현상을 없애기 위해 고안
2. 2개의 플립플롭으로 구성, 한쪽 회로가 마스터이고 다른 한쪽이 슬레이브의 위치에 있어 마스터-슬레이브 플립플롭이라고 함