(전자계산기 구조) PLD : Programable Logic Device

PLD : Programable Logic Device

• 사용자가 필요로 하는 논리 기능을 직접 만들어 쓸 수 있는 IC

PLD의 종류

PROM(Programmable Read Only Memory)

• 한 개의 디코더(AND 배열 부분)와 메모리 셀(Memory array)의 이 차원 배열(OR 배열)로 이루어져 있음

PLA(Programmable Logic Array)

• ROM과 유사한 성격
• AND 배열과 OR 배열의 두 구조로 나누어짐
• PROM과 달리 AND배열은 입력에 관한 어떤 논리 곱을 표현할 수 있고, OR배열은 앞에서 구현된 논리 곱들의 논리 합을 구현할 수 있음
• 논리합(Sum of Product)의 구현에 가장 맞는 이상적인 구조
• 두 개의 배열을 통해서 신호가 전달이 되므로 시간의 지연을 가지는 단점

PAL(Programmable Array Logic)

• PLA의 구조와 비슷하나 AND 배열 부분을 사용자가 프로그램을 할 수 있고 OR 배열은 고정되어 있음
• 생산의 비용이 비교적 적게 들고 속도의 성능이 빠른 편

SPLD(Simple Programmable Logic Device)

• PAL과 거의 유사한 구조
• 사용자가 사용할 수 있는 게이트의 용량은 약 200개 정도
• CPLD의 기본 구조를 이룸

CPLD(Complex Programmable Logic Device)

• 메모리와 특별한 로직함수를 구현하기 위해 Embedded Array가 있고 이 내부에는 여러 개의 Embedded Array Block이 있음
• 각각의 Embedded Array Block은 2048Bit가 있으며 이것은 RAM, ROM, FIFO, Dual-port RAM등을 구현 할 수 있음
• 하나의 Embedded Array Block 내부에는 8개의 Logic Element와 Local interconnection으로 구성 됨
• 빠른 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조

출처 - http://cafe.daum.net/xilinx